Cadence представляет полные решения для проверки DRAM для автомобилей, центра обработки данных и мобильных приложений
Jan 21,2022
Cadence Electronics (Cadence Corporation, NASDAQ: CDNS) Сегодня объявила о инновационном решении для проверки DRAM, которое позволяет клиентам тестировать и оптимизировать конструкции System-On-Chip (SOC) для центра обработки данных, потребителей, мобильных и автомобильных приложений. Это полное решение для проверки DRAM увеличивает пропускную способность проверки на 10x, позволяя клиентам быстро и эффективно выполнять проверку уровня IP-To-SOC на уровне расширенных конструкций с несколькими интерфейсами DDR.
Текущие конструкции SOC используют такие технологии памяти, такие как lpddr5x, ddr5, hbm3 и gddr6, которые требуют строгой проверки на уровне PHY и IP, чтобы обеспечить соблюдение стандартов и проверки JEDEC на уровне SOC-SOC для удовлетворения определения и данных специфики. и требования к кэш-согласованию.
«Проверка памяти DRAM требует уникального подхода к обеспечению того, чтобы все требования к времени, мощности и пропускной способности выполнены в различных условиях», - сказал Пол Каннингем, старший вице-президент и генеральный директор систем и проверки группы R & D в Cadence. Первое полное решение для проверки DRAM, клиенты могут эффективно проверять проекты IP и обеспечения их конструкций соответствовать стандартам JEDEC стандартных спецификаций и показателей производительности для подсистем памяти, обеспечивая самый быстрый путь к закрытию IP и системы.
Новое решение для проверки DRAM обеспечивает проверку IP-уровня с VIP и моделями VIP-памяти Cadence® PHY и прямым и бесшовным и бесшовным проверке уровня SOC-системы с VIP-решениями Cadence System, включая анализатор производительности системы, библиотеки системы и системную систему, все со встроенной интеграцией и встроенной интеграцией Содержимое интерфейса DRAM, для быстрой и эффективной проверки подсистем памяти и SOCS для эмуляционных и аппаратных ускоренных сред.
Раствор также включает в себя технологию Cadence TripleCheck ™, которая предоставляет пользователям плана проверки, связанного с спецификацией, в том числе JEDEC, DFI и PHY комплексные модели покрытия и тестовые компоненты для обеспечения соответствия спецификациям интерфейса.
«Micron стремится вести разработку технологий памяти следующего поколения, которое приводят значение из центра обработки данных до интеллектуального края, а также через клиентский и мобильный пользовательский опыт», - сказал Малкольм Хамфри, вице-президент и генеральный директор Compute Dram Products Группа на микрон. Сотрудничество Cadence ускоряет развитие экосистемы, которая может обеспечить инновационные решения памяти ».
Новое решение для проверки DRAM является частью более широкого потока проверки Cadence, которое включает в себя эмуляцию оборудования Palladium® Z2, прототипирование прототипов Protium ™ X2, эмуляцию программного обеспечения Xcelium ™, формальная платформа для проверки jasper®, Valium ™ Virtual и Hybrid Studio и управление проверки VMANAGER ™ Платформа управления проверки платформы. Полный поток верификации Cadence обеспечивает самую высокую пропускную способность проверки при чрезвычайно экономически эффективной цене. Решение проверки DRAM и проверка поток для проверки интеллектуальной системы проектирования системы ™ компании для улучшения дизайна SOC.
Текущие конструкции SOC используют такие технологии памяти, такие как lpddr5x, ddr5, hbm3 и gddr6, которые требуют строгой проверки на уровне PHY и IP, чтобы обеспечить соблюдение стандартов и проверки JEDEC на уровне SOC-SOC для удовлетворения определения и данных специфики. и требования к кэш-согласованию.
«Проверка памяти DRAM требует уникального подхода к обеспечению того, чтобы все требования к времени, мощности и пропускной способности выполнены в различных условиях», - сказал Пол Каннингем, старший вице-президент и генеральный директор систем и проверки группы R & D в Cadence. Первое полное решение для проверки DRAM, клиенты могут эффективно проверять проекты IP и обеспечения их конструкций соответствовать стандартам JEDEC стандартных спецификаций и показателей производительности для подсистем памяти, обеспечивая самый быстрый путь к закрытию IP и системы.
Новое решение для проверки DRAM обеспечивает проверку IP-уровня с VIP и моделями VIP-памяти Cadence® PHY и прямым и бесшовным и бесшовным проверке уровня SOC-системы с VIP-решениями Cadence System, включая анализатор производительности системы, библиотеки системы и системную систему, все со встроенной интеграцией и встроенной интеграцией Содержимое интерфейса DRAM, для быстрой и эффективной проверки подсистем памяти и SOCS для эмуляционных и аппаратных ускоренных сред.
Раствор также включает в себя технологию Cadence TripleCheck ™, которая предоставляет пользователям плана проверки, связанного с спецификацией, в том числе JEDEC, DFI и PHY комплексные модели покрытия и тестовые компоненты для обеспечения соответствия спецификациям интерфейса.
«Micron стремится вести разработку технологий памяти следующего поколения, которое приводят значение из центра обработки данных до интеллектуального края, а также через клиентский и мобильный пользовательский опыт», - сказал Малкольм Хамфри, вице-президент и генеральный директор Compute Dram Products Группа на микрон. Сотрудничество Cadence ускоряет развитие экосистемы, которая может обеспечить инновационные решения памяти ».
Новое решение для проверки DRAM является частью более широкого потока проверки Cadence, которое включает в себя эмуляцию оборудования Palladium® Z2, прототипирование прототипов Protium ™ X2, эмуляцию программного обеспечения Xcelium ™, формальная платформа для проверки jasper®, Valium ™ Virtual и Hybrid Studio и управление проверки VMANAGER ™ Платформа управления проверки платформы. Полный поток верификации Cadence обеспечивает самую высокую пропускную способность проверки при чрезвычайно экономически эффективной цене. Решение проверки DRAM и проверка поток для проверки интеллектуальной системы проектирования системы ™ компании для улучшения дизайна SOC.