Увеличение до 50% в плотности транзистора! Новые исследования Intel хотят ускорить масштабирование чипов

«Недавно интуиционная группа Intel объявила о новейших исследовательских документе, демонстрируя метод укладки транзисторов, которые могут увеличить количество транзисторов на чипе на единицу площади на 30% -50%. Компания заявила, что будет продолжать ускорять скорость чипового масштабирования в ближайшие десять лет.

Согласно Reuters, Intel стремится восстановить лидирующую позицию при производстве самых маленьких и быстрых чипов. Хотя генеральный директор Киссинджер сформулировал план по восстановлению лидирующей позиции в 2025 году, исследовательская группа компании провела встречу в Сан-Франциско. Прогресс работы, объявленного на Международной конференции, дал людям взглянуть на конкурентный план Intel после 2025 года.

Сообщается, что один из методов Intel для интеграции большего количества вычислительной мощности в чипы - добавить стеки чипов или Chublets в трехмерное пространство. В дополнение к увеличению плотности транзистора, другая технология, продемонстрированная исследовательской группой, может увеличить количество соединений между штабелированными чипами в 10 раз, что означает, что более сложные чипы могут быть сложены вместе.

Павел Фишер, глава научно-исследовательского отдела компонентов Intel и старший инженер-инженер, заявил в интервью Reuters: «Уложил чипы прямо вместе, мы имеем значительно спасенную область». «Мы сокращаем длину соединения и реально экономить энергию, что не только улучшает эффективность затрат и улучшению производительности».